# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-150268

(43)公開日 平成11年(1999)6月2日

(51) Int.Cl. <sup>6</sup>	識別記号	FΙ	
H01L 29/78		H01L 29/78	301X
21/28	301	21/28	3017

# 審査請求 有 請求項の数12 OL (全 13 頁)


(21)出願番号	特願平10-218034	(71) 出顧人 000004237
		日本電気株式会社
(22)出願日	平成10年(1998) 7月31日	東京都港区芝五丁目7番1号
		(72)発明者 野田 研二
(31)優先権主張番号	特願平9-245387	東京都港区芝五丁目7番1号 日本電気株
(32)優先日	平 9 (1997) 9 月10日	式会社内
(33)優先権主張国	日本 (JP)	(74)代理人 弁理士 若林 忠 (外4名)

# (54) 【発明の名称】 半導体装置及びその製造方法

### (57) 【要約】

【課題】 少ない製造工程で電流リークのない、ゲート 電極と拡散層を接続するための技術を提供する。

【解決手段】 シリコン基板11の主表面に形成されたゲート絶縁膜13,21と、多結晶シリコンからなるゲート電極14,22と、高濃度不純物拡散層17を有し、前記ゲート電極22側面の一部が前記高濃度不純物拡散層と金属シリサイド23を介して電気的に接続されている。



#### 【特許請求の範囲】

【請求項1】 素子分離領域の形成されたシリコン基板の主表面に形成されたゲート絶縁膜、多結晶シリコンからなるゲート電極、該ゲート電極側壁にLDD-MOSFET形成のためのスペーサー、及び高濃度不純物拡散層を有する半導体装置において、少なくとも高濃度不純物拡散層形成前に、高濃度不純物拡散層との電気的接続を図る部分の該高濃度不純物層に隣接するゲート側壁に一旦形成されたスペーサーが除去されており、該除去後に形成された高濃度不純物拡散層上に形成された金属シリサイドを介して、前記ゲート電極と前記高濃度不純物拡散層が電気的に接続されることを特徴とする半導体装置。

【請求項2】 前記金属シリサイドが前記ゲート電極の 上面及び一部の側面にも形成されており、該側面から前 記高濃度不純物拡散層露出面上にかけて連続して形成さ れた金属シリサイドにより前記ゲート電極と前記高濃度 不純物拡散層とが電気的に接続されていることを特徴と する請求項1に記載の半導体装置。

【請求項3】 請求項1に記載の半導体装置において、前記ゲート電極及び高濃度不純物拡散層の両方を上部配線に同時接続する共通コンタクトと、前記ゲート電極又は前記拡散層のいずれか一方を上部配線に接続する通常コンタクトを有し、該共通コンタクトに埋め込まれたコンタクトプラグにより前記ゲート電極側面と前記高濃度不純物拡散層とが該拡散層上に形成された金属シリサイドを介して電気的に接続されていることを特徴とする半導体装置。

【請求項4】 請求項3に記載の半導体装置において、前記共通コンタクトとシリコン基板上に形成された高濃 30 度不純物拡散層とが対峙する部分に形成される金属シリサイド層は、少なくともコンタクトが形成されていない高濃度拡散層表面に形成される金属シリサイド層と同じかそれよりも厚く形成されていることを特徴とする半導体装置。

【請求項5】 前記側壁スペーサーが酸化膜である請求項1の半導体装置。

【請求項6】 前記側壁スペーサーが酸化膜/窒化膜/酸化膜または酸化膜/窒化膜の積層構造であることを特徴とする請求項1の半導体装置。

【請求項7】 少なくとも、(1)シリコン基板の主表面に素子分離を行う工程、(2)ゲート絶縁膜を形成する工程、(3)ゲート電極を形成する工程、(4)ゲート電極側壁にLDD-MOSFET製造のためのスペーサーを形成する工程、(5)該形成された側壁スペーサーの一部を除去する工程、(6)前記素子分離と前記ゲート電極によって定義される領域に高濃度不純物拡散層を形成する工程、及び(7)少なくとも前記高濃度不純物拡散層露出面上全面に金属シリサイド層を形成する工程を含む半導体装置の製造方法であって、該側壁スペー50

2

サーの除去されたゲート電極の側面と高濃度不純物拡散 層が前記(7)の工程により形成された金属シリサイド を介して電気的に接続されることを特徴とする半導体装 置の製造方法。

【請求項8】 前記(7)の工程において、金属シリサイド層を、前記ゲート電極側面から前記高濃度不純物拡散層露出面上にかけて連続して形成することを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 請求項7に記載の半導体装置の製造方法において、(8)ゲート電極及び高濃度不純物拡散層上に絶縁膜を形成する工程、(9)該絶縁膜にゲート電極及び高濃度不純物拡散層の両方に接続する共通コンタクトを開口する工程、及び(10)該共通コンタクトにコンタクトプラグを埋設する工程とを有し、前記共通コンタクトに埋設されたコンタクトプラグにより、前記ゲート電極と高濃度不純物拡散層とが、前記金属シリサイドを介して電気的に接続されていることを特徴とする前記方法。

【請求項10】 前記側壁スペーサーがシリコン酸化膜である請求項7の半導体装置の製造方法。

【請求項11】 前記側壁スペーサーが酸化膜/窒化膜/酸化膜または酸化膜/窒化膜の積層構造であることを特徴とする請求項7の半導体装置の製造方法。

【請求項12】 ゲート電極形成後の基板主表面全面に 室化膜の薄層を形成した後、酸化膜を形成し、エッチバックしてゲート電極側壁にスペーサーを形成し、該形成 されたスペーサーの一部を除去する際に、前記窒化膜を エッチングストッパーとして酸化膜の除去を行った後、 露出する窒化膜の除去を行うことを特徴とする請求項1 1に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の構造 及びその製造方法に関し、特にゲート電極と不純物拡散 層を接続する技術に関する。

[0002]

【従来の技術】従来、ゲート電極などの電極と、不純物拡散層の両方を同時に接続する共通コンタクトを有する半導体装置は図17の模式断面図に示すような構成であった。つまり、LOCOS法やトレンチ分離法を用いて素子分離領域202が形成されたシリコン基板201の表面には、ゲート酸化膜203aを介してトランジスタを形成するための多結晶シリコンからなるゲート電極204aの側面には二酸化シリコンからなるスペーサー205が形成されている。基板表面の内、ゲート電極204aとスペーサー205によって定義される領域にはLDDトランジスタを構成する低濃度不純物層206と高濃度不純物層207(a,b)が形成されており、高濃度不純物層207とゲート電極204の表面には低抵抗化のためにチタ

3

ンシリサイド層208が形成されている。これらによっ てN型MOSFET209が構成されている。又、MO SFET209のドレイン節点となる高濃度不純物層2 07b対して電気的に接続する目的で、シリコン基板2 01と素子分離領域202上にゲート酸化膜203bを 介して前記ゲート電極204aと同じ材料からなる配線 電極204bが形成されている。以上の配線及びトラン ジスタの上には層間絶縁膜213が形成されており、ド レイン節点となる高濃度不純物層207bの表面と電極 204bの両方に架かるようにポリシリコンやタングス 10 テンなどの材料からなるコンタクトプラグが埋め込まれ た共通コンタクト214が形成されている。又、共通コ ンタクト214は必要に応じて上層配線に接続される。 【0003】この構造では、埋め込まれた共通コンタク ト214は、スペーサー205を跨いでドレイン節点と なる高濃度不純物層207bと電極204bに電気的に 接続しているため、コンタクト径を小さくしていくと、 コンタクト抵抗が上昇してしまうという問題があった。 これを解決するための手段が、特開平4-63436号 公報に開示されている。

【0004】その手段とは、共通コンタクト214によ って接続すべき部分に形成されていたスペーサー205 をコンタクト形成前に予め除去しておくことにより、コ ンタクト径が小さくなってもコンタクト抵抗が高くなら ない構造になっている。この製造方法を図19の工程断 面図を用いて説明する。

【0005】LOCOS法やトレンチ分離法を用いて素 子分離領域202が形成されたシリコン基板201の表 面に、ゲート酸化膜203を介してトランジスタを形成 するための多結晶シリコンからなるゲート電極204を 30 形成し、イオン注入等によりLDDトランジスタを構成 する低濃度不純物層206を形成した後、ゲート電極2 04の側面に二酸化シリコンからなるスペーサー205 を形成する(図18(a))。

【0006】基板表面の内、ゲート電極204とスペー サー205によって定義される領域にイオン注入により 高濃度不純物層207を形成し、高濃度不純物層207 とゲート電極204の表面に低抵抗化のためにチタンシ リサイド層208を形成する(図18(b))。

【0007】該基板表面にレジスト210を形成し、パ 40 ターニングして、スペーサー除去用の開口部211を形 成し、該開口部211に露出しているスペーサー205 を除去する(図18(c))。

【0008】レジストを剥離した後、酸化膜及びBPS G膜からなる層間絶縁膜212を形成し、レジストマス クを用いて共通コンタクト孔213を形成する(図18 (d)).

【0009】共通コンタクト孔213に、TiとTiN の積層構造のバリア膜215をスパッター法などによっ て形成した後、タングステンなどの金属材料216を埋 50

め込み、共通コンタクト214を形成する(図18 (e)).

[0010]

【発明が解決しようとする課題】しかしながら、図18 に示した従来の技術においては、バリア膜215が低濃 度不純物拡散層206上に形成されるため、共通コンタ クト214と基板201との間で電流リークが発生する という問題があった。

【0011】この電流リークを解消するためには、コン タクト孔213を開口した後に高濃度不純物層207と 同じ導電型の不純物を注入するなどの処置が必要とな り、CMOS構成にするためにはNMOS用に1回、P MOS用に1回の、計2回のリソグラフィー工程を追加 しなければならなかった。

【0012】また、シリコンが露出している部分にコン タクトを形成した場合、いかに高濃度の不純物が導入さ れていたとしても、コンタクトのアスペクト比が3程度 のデバイスで10倍程度の抵抗値になってしまう。これ は主に、アスペクト比の大きいコンタクト底部にはスパ ッタ法では十分な厚さのバリア膜が形成できないことに 起因している。また、シリコン表面の処理が十分でない と簡単に更に2~3桁程度も抵抗が上昇してしまう。

【0013】この部分で十分低いコンタクト抵抗が得ら れないとすると、共通コンタクトの位置合わせズレを厳 しく制御しなくてはならなくなる。つまり、共通コンタ クトが拡散層とゲート電極の両方に接続されるために は、理想的にはコンタクト径をRとすると、片側R/2 の目合わせずれが許容される。ところが従来の構造で は、幅Wのスペーサーがゲート側壁に形成されると許容 幅は(R-W)/2に減少してしまう。Rが小さくなるほ どこの影響は大きい。

【0014】本発明は、このような従来の問題点を解決 し、少ない製造工程で電流リークのない、ゲート電極と 拡散層を接続するための技術を提供することにある。

[0015]

【発明を解決するための手段】本発明の半導体装置は、 素子分離領域の形成されたシリコン基板の主表面に形成 されたゲート絶縁膜、多結晶シリコンからなるゲート電 極、該ゲート電極側壁にLDD-MOSFET形成のた めのスペーサー、及び高濃度不純物拡散層を有する半導 体装置において、少なくとも高濃度不純物拡散層形成前 に、高濃度不純物拡散層との電気的接続を図る部分の該 高濃度不純物層に隣接するゲート側壁に一旦形成された スペーサーが除去されており、該除去後に形成された高 濃度不純物拡散層上に形成された金属シリサイドを介し て、前記ゲート電極と前記高濃度不純物拡散層が電気的 に接続されることを特徴としている。

【0016】また、その製造方法は、少なくとも、

- (1)シリコン基板の主表面に素子分離を行う工程、
- (2) ゲート絶縁膜を形成する工程、(3) ゲート電極

を形成する工程、(4)ゲート電極側壁にLDD-MO SFET製造のためのスペーサーを形成する工程、

(5) 該形成された側壁スペーサーの一部を除去する工程、(6) 前記素子分離と前記ゲート電極によって定義される領域に高濃度不純物拡散層を形成する工程、及び(7) 少なくとも前記高濃度不純物拡散層露出面上全面に金属シリサイド層を形成する工程を含む半導体装置の製造方法であって、該側壁スペーサーの除去されたゲート電極の側面と高濃度不純物拡散層が前記(7)の工程により形成された金属シリサイドを介して電気的に接続 10 されることを特徴としている。

#### [0017]

【発明の実施の形態】本発明の半導体装置は、以下のような原理に基づいて製造される。

【0018】サリサイド法によって拡散層とゲート電極 上にシリサイド層を形成する場合、通常はチタンやコバ ルトなどの金属を被着する前にゲート電極の側面に絶縁 性のスペーサーを形成して、ゲートとシリコン基板が短 絡するのを防いでいる。本発明では、スペーサーを形成 した直後に部分的にスペーサーを除去すると、サリサイ 20 ド工程でゲート側面にもシリサイドが形成される。この とき、反応後のシリサイド膜厚をゲート電極下に形成さ れるゲート酸化膜の膜厚よりも十分大きくしておくこと により、ゲート酸化膜を越えてゲート電極上のシリサイ ド膜と拡散層上のシリサイド膜が繋がることにより、ゲ ート電極と拡散層とが電気的に接続される。また、スペ ーサーを除去した後、シリサイド形成前に高濃度不純物 拡散層を形成するためのイオン注入を行えば、基板上に 形成されるシリサイドの下全部が高濃度不純物拡散層と なるため、電流リークは発生しなくなる。

【0019】また、製造条件によっては金属シリサイド 層がゲート電極と不純物拡散層の境目で切れてしまい、 金属シリサイド層のみによって電気的接続を図ることが できなくなる場合がある。この場合には、図10(c) に示すようにゲート電極と高濃度不純物拡散層の両方を 上部配線と繋ぐ共通コンタクトに埋め込まれるコンタク トプラグを用いることにより、たとえ金属シリサイド層 に切れ目が入っていたとしても、ゲート電極と高濃度不 純物拡散層を電気的に接続することができる。一見、従 来技術との差異があまり無い様に見受けられるが、本発 40 明では、高濃度不純物拡散層が完全に金属シリサイド層 で覆われており、コンタクトプラグがシリコン基板に接 する部分すべてで金属シリサイド層を介して接続される ため、例えば、コンタクトのリソグラフィー工程で位置 ずれ許容量が緩和される。また、コンタクトプラグがシ リコン基板と接する部分では高濃度不純物拡散層が形成 されていることから、基板への電流リークが抑えられ る。更にアスペクト比の高いコンタクトを開口した場合 でも、コンタクトの底となる部分にはすでに金属シリサ イド膜が形成されていることで、十分に低抵抗化が図れ 50 6

る。

[0020]

【実施例】以下、本発明の実施例について図面を参照して説明するが、本発明はこれらの実施例のみに限定されるものではない。

#### 【0021】実施例1

図1は本発明の一実施形態の構成の平面図である。活性 領域(高濃度不純物拡散層露出面)1とその上に横たわ るゲート電極2によってMOSFETが形成されてお り、活性領域1の端部にはゲート電極2と同時に形成さ れた配線となるゲート電極3が横たわっている。又、活 性領域1、ゲート電極2及び3の表面には全てチタンシ リサイドが形成されている。このとき、ゲート電極2及 び3と活性領域1とは二酸化シリコン膜からなる側壁ス ペーサーによってそれぞれ絶縁されているが、側壁スペ ーサーの一部が除去された部分4で、ゲート電極3と活 性領域1とがチタンシリサイドによって短絡されている。。

【0022】図2は図1の平面図のX-X'線での断面 図である。LOCOS法やトレンチ分離法を用いて素子 分離領域12が形成されたシリコン基板11の表面に は、ゲート酸化膜13を介してトランジスタを形成する ための多結晶シリコンからなるゲート電極14が形成さ れており、ゲート電極14の両側面には二酸化シリコン (SiO2) からなるスペーサー15が形成されてい る。このようにゲート電極14とスペーサー15によっ て定義される領域にはLDDトランジスタを構成する低 濃度不純物拡散層16と高濃度不純物拡散層17が形成 されており、高濃度不純物拡散層17とゲート電極14 の表面には低抵抗化のためのチタンシリサイド層18が 形成されている。これらによってN型MOSFET19 が形成されている。また、NMOSFET19のドレイ ン節点20に対して電気的に接続する目的で、シリコン 基板11と素子分離領域12上にゲート酸化膜13と同 層のシリコン酸化膜21を介してゲート電極14と同じ 配線層からなるゲート電極22が形成されており、ドレ イン節点20となる高濃度不純物拡散層の表面と電極2 2の表面乃至側面にはチタンシリサイド層23が形成さ れ、高濃度不純物拡散層からなるドレイン節点20と電 極22とが電気的に接続されている。なお、上記説明で は、シリサイド層としてチタンシリサイドを例に説明し ているが、もちろんその他のシリサイド、例えばコバル トシリサイドやその他の金属のシリサイドでも良いこと は明らかである。

【0023】以上の構造を実現するための製造方法について、図3及び図4を用いて説明する。

【0024】まず、図3(a)に示すように、通常のMOSFETの製造方法に従って、P型の不純物が導入されたシリコン基板11上にLOCOS法あるいは溝分離法によって素子分離領域12を形成する。これらの表面

上には例えば5nm厚のシリコン酸化膜からなるゲート酸化膜13を介して、例えば150nm厚の多結晶シリコンからなるゲート電極材料が形成され、所望の形状にパターニングしてゲート電極14及び22を形成する。その後、全面に例えば5E13の砒素を20KeVのエネルギーで注入してLDD層(低濃度不純物拡散層)16を形成する。

【0025】次に、ゲート電極14及び22の形成されたシリコン基板上の全面にシリコン酸化膜を100 nm程度堆積した後、異方性ドライエッチングによってエッパックを施し、図3(b)に示すように、ゲート電極14及び22の側面に $SiO_2$ スペーサー15を形成する。

【0026】次に、図1中のスペーサー開口部4を開口するためのマスクを用いて、図3(c)に示すようにフォトレジスト31のパターニングを行った後、このフォトレジスト31をマスクに $SiO_2$ スペーサー15の一部をドライエッチングあるいはバッファードフッ酸などを用いたウェットエッチングによって除去する。

【0027】次に、図4(a)に示すように、フォトレ <sup>20</sup> ジストを剥離した後に、基板全面に10nm程度のシリコン酸化膜41を堆積し、更に全面に3E15の砒素を40KeVのエネルギーで注入した後、1000℃で10秒程度アニールして、拡散層(高濃度不純物拡散層)17及びLDD層16の活性化を行う。

【0028】次に、バッファードフッ酸などを用いてシリコン酸化膜41を除去して拡散層17とゲート電極14及び22の表面を露出させた後、図4(b)に示すように全面にチタン膜42を30nm程度スパッタ法などで形成する。

【0029】図4(c)に示すように、通常のサリサイド法によって、チタン膜42とシリコンを反応させて拡散層17の表面とゲート電極14及び22の表面とゲート電極22の露出している側面にチタンシリサイド18及び23を形成した後、未反応のチタンを除去する。このシリサイド反応の過程において、5nmのシリコン酸化膜21で隔離されたゲート電極23の側面と拡散層17とがチタンシリサイド層23で接続される。

【0030】実施例2

上記実施例1で、図1に示した活性領域の幅が非常に小 40 さい時、スペーサーを除去する領域4が位置合わせのズレによって活性領域1の外側にかかってしまう場合、スペーサーを除去するシリコン酸化膜のエッチバックの際に素子分離領域内のシリコン酸化膜をも掘り下げてしまう可能性がある。これを回避するための手段を含む構成を以下に説明する。

【0031】図5は実施例2の構成を示す模式的断面図であって、実施例1と平面的には同様であって、やはり図1のX - X  $^{\prime}$  での切断面を示している。

【0032】まず、LOCOS法やトレンチ分離法を用 50

Q

いて素子分離領域52が形成されたシリコン基板51の 表面には、ゲート酸化膜53を介してトランジスタを形 成するための多結晶シリコンからなるゲート電極54が 形成されており、ゲート電極54の側面とジリコン基板 51表面に接する様に10nm程度の二酸化シリコン5 5を介してシリコン窒化膜からなるスペーサー56が形 成されており、基板表面のうちゲート電極54とスペー サー56によって定義される領域にはLDDトランジス 夕を構成する低濃度不純物拡散層57と高濃度不純物拡 散層58が形成されている。又、高濃度不純物拡散層5 8とゲート電極54の表面には、低抵抗化のためにコバ ルトシリサイド層59が形成されている。これらによっ てN型MOSFET60が構成されている。また、MO SFET60のドレイン節点61に対して電気的に接続 する目的で、シリコン基板51と素子分離領域52上に ゲート酸化膜53と同層のシリコン酸化膜62を介して ゲート電極と同じ配線層からなる電極63が形成されて いる。ここでもドレイン節点61となる高濃度不純物拡 散層の表面と電極63の表面乃至側面にはコバルトシリ サイド層64が形成され、両者を電気的に接続する役目 を担っている。なお、上記説明では、シリサイド層とし てコバルトシリサイドを例に説明しているが、もちろん その他のシリサイド、例えばチタンシリサイドやその他 の金属のシリサイドでも良いことは明らかである。

【0033】以上の構造を実現するための製造方法について、図6乃至図8を用いて説明する。

【0034】まず、図6(a)に示すように、通常のMOSFETの製造方法に従って、P型の不純物が導入されたシリコン基板51上にLOCOS法あるいは溝分離法によって素子分離領域52を形成する。これらの表面上には例えば5nm厚のシリコン酸化膜からなるゲート酸化膜53を介して、例えば150nm厚の多結晶シリコンからなるゲート電極材料が形成され、所望の形状にパターニングしてゲート電極54及び63を形成する。その後、全面に例えば5E13の砒素を20KeVのエネルギーで注入してLDD層(低濃度不純物拡散層)56を形成する。

【0035】次に、ゲート電極54及び63の形成されたシリコン基板上の全面にシリコン酸化膜55を10nm程度堆積した後、更に全面に100nm程度のシリコン窒化膜65を堆積する。ここでは、シリコン酸化膜を堆積する代わりに熱酸化法によってシリコン基板51とゲート電極54及び63の表面にシリコン酸化膜を形成しても良い。

【0036】次に異方性ドライエッチングによってエッチバックを施し、図6(c)に示すように、ゲート電極54及び63の側面にSi3N4スペーサー56を形成する。このとき、ゲート電極54及び63の側面とスペーサー56との間、及びスペーサー56とシリコン基板51との間にはシリコン酸化膜55が挟まれているため、

熱膨張係数の差によって基板内に結晶欠陥が発生するのを抑えている。本実施例ではスペーサーの無い部分、つまり、ゲート電極54及び63の上面及びスペーサー部分以外の基板上のシリコン酸化膜はエッチングの際に同時に除去しているが、そのままエッチングせずに残存させても良い。

【0037】次に、図7(a)に示すように、全面に20nm程度のシリコン酸化膜71を堆積する。続いて、図1中のスペーサー開口部4を開口するためのマスクを用いて、図7(b)に示すようにフォトレジスト72の10パターニングを行った後、このフォトレジスト72をマスクにしてドライエッチングあるいはバッファードフッ酸などを用いたウェットエッチングによって前記シリコン酸化膜71の一部を除去する。

【0038】次に、図7(c)に示すように、フォトレジスト72を剥離した後に、リン酸などを用いた窒化膜ウェットエッチングを行うことによって、シリコン酸化膜71で覆われていない部分のスペーサー56を除去する。

【0039】図8(a)に示すように、バッファードフ 20 ッ酸などを用いたウェットエッチングにより露出した部分のシリコン酸化膜71を除去する。このとき、エッチング時間を調節して、スペーサー56と基板51及びゲート電極54及び63との間に形成されているシリコン酸化膜55が必要以上にエッチングされないようにするのが肝要である。

【0040】再度、基板全面に10nm程度のシリコン酸化膜81を堆積し、更に全面に3E15の砒素を40KeVのエネルギーで注入した後、1000℃で10秒程度アニールして、拡散層(高濃度不純物拡散層)58 <sup>30</sup> 反びLDD層56の活性化を行う(図8(b))。

【0041】次に、バッファードフッ酸などを用いてシリコン酸化膜81を除去して拡散層58とゲート電極54及び63の表面を露出させた後、図8(c)に示すように全面にコバルト膜82を10nm程度スパッタ法などで形成する。

【0042】最後に、通常のサリサイド法によって、コバルト膜82とシリコンを反応させて拡散層58の表面とゲート電極54及び63の表面とゲート電極63の露出している側面にコバルトシリサイド59及び64を形40成した後、未反応のコバルトを除去することで図5に示す構造が得られる。このシリサイド反応の過程において、5nmのゲート酸化膜62で隔離されたゲート電極64の側面と拡散層58とがコバルトシリサイド層64で接続される。

#### 【0043】実施例3

製造条件によっては金属シリサイド層がゲート電極と不 純物拡散層の境目で切れてしまい、金属シリサイド層の みによって電気的接続を図ることができなくなる場合が あるが、以下にこれを解決する実施例をP型基板にN型 50 10

MOSFETを形成する場合を例に挙げて説明する。図 9及び図10にその製造工程を示す。

【0044】1)まず、通常のLDD-MOSFETの製造方法に沿って、シリコン基板10寸上に素子分離領域102を形成し、基板表面を酸化して6nmのゲートSiO2膜103を形成した後、200nm程度の厚さのポリシリコンからなるゲート電極104を形成する。次に、 $5\times10^{13}$ 程度の砒素イオンを20KeV程度のエネルギーで注入し、LDD層106を形成する。さらに、全面にノンドープSiO2膜をCVD法によって100nm程度堆積した後、全面をエッチバックしてゲート電極側壁にLDDスペーサー107を形成する。 $2\times10^{15}$ 程度の砒素イオンを注入してN型ソース・ドレイン拡散層を形成する(図9(a))。

【0045】2)共通コンタクトを形成すべき部分を含むスペーサーを除去するためにフォトレジスト108をパターニングし、これをマスクにして異方性プラズマ・エッチング法あるいはバッファードフッ酸などを使ったウェットエッチング法によって共通コンタクトを形成すべき部分109の酸化膜スペーサー107を除去する(図9(b))。

【0046】3)レジスト108を剥離した後、全面に  $2 \times 10^{15}$ 程度Asイオンを40KeV程度のエネルギーで注入し、トランジスタのソース・ドレインを構成する高濃度不純物拡散層 110を形成する(図 9

(c))。このイオン注入の前に、基板への結晶欠陥の発生やチャネリングを防止するために10nm程度の酸化膜をCVD法などで形成しておくと更に望ましい。更に、拡散層110とゲート電極104の上面にチタン、ニッケルやコバルトなどのシリコンと反応して合金を生成しうる高融点 金属をスパッタ法などで被着させ、熱処理を施してシリサイド層111を形成する(図10

(a))。このとき、特にスパッタ法を用いるとステップカバレッジに乏しいためにゲートの側壁にはシリサイドが形成されにくい。また、側壁に形成されたとしてもゲート酸化膜があるためにゲート電極104と拡散層110は電気的に分離されやすくなる。

【0047】また、特にスペーサーを除去する際に異方性エッチングを行うとゲート電極104の側壁に5から20nmの酸化膜が残存する事もあるので、この場合にもゲート電極104と拡散層110は電気的に分離される。

【0048】4)上記の工程で形成されたトランジスタを含む基板表面全面に、ノンドープSiO2膜112をCVDで100nm程度堆積した後、BPSG膜113をCVD法により1000nm程度堆積し、全面をCMP法で平坦化する。更に、レジスト・マスクを使って、上記通常のコンタクトを開口して、異方性エッチングによってBPSG膜113およびノンドープSiO2膜112をエッチングして、拡散層上のシリサイド層111

またはゲート電極に達するコンタクト孔114を形成す る(図10(b))。

【0049】4)次にコンタクト孔114内には、全面 に30nm程度のチタン膜、続いて100nm程度の窒 化チタン膜をスパッタ法によって堆積してバリアメタル 層115を形成する。続いて、タングステンを全面にC VD法で堆積した後にエッチバックする事によって、コ ンタクト孔114の内部にタングステンプラグ116を 埋設することにより図10(c)に示す構成が得られ る。

【0050】この製造方法にも更に改善すべき点があ る。例えば、SRAMのような極めて微細な拡散層を実 現しなければならない場合、図11の平面図に示したよ うに共通コンタクト孔5が活性領域1から外れて素子分 離領域に掛かってしまうことがある。この場合、当然の ことながらスペーサーを除去する際のマスク4も素子分 離領域に掛かってしまうことが予想される。スペーサー 除去の際のエッチング工程では通常30%から100% のオーバーエッチを行わないとウェハー全面で均一に除 去されないので、ウェットエッチングなどの等方性エッ 20 チングの場合には、図12(a)に示すように、また、 異方性エッチングの場合には、図12(b)に示すよう に素子分離に埋設された絶縁膜もエッチングされてしま う。尚、図12は、図11のY-Y'での断面図を示し ている。このとき出来た細くて深い溝(116、11 7) はステップカバレッジの良くない層間膜堆積時に埋 め込むことは出来ず、デバイス完成時まで残ってしま い、信頼性上の問題を引き起こす可能性がある。この点 を改善するための実施例を次に示す。

【0051】実施例4

P型基板にN型MOSFETを形成する場合を例に挙げ て、図13~15に示す工程断面図を参照して説明す る。 ٠. .

【0052】1) まず、通常のLDD-MOSFETの 製造方法に沿って、シリコン基板上121に素子分離領 域122を形成し、基板表面を酸化して6nmのゲート SiO2膜123を形成した後、200nm程度の厚さ のポリシリコンからなるゲート電極124を形成する。 次に、5×10<sup>13</sup>程度Asイオンを20KeV程度のエ ネルギーで注入し、LDD層126を形成する。さら に、全面にノンドープSi3N4膜125を減圧CVD法 によって20nm程度堆積する(図13(a))。

【0053】2) 全面にノンドープSiO2膜をCV D法によって100nm程度堆積した後、窒化膜125 に対して選択比が少なくとも3:1以上あるエッチング 条件で全面の酸化膜をエッチバックしてゲート電極側壁 にLDDスペーサー107を形成する(図13 (b)).

【0054】3) 共通コンタクトを形成すべき部分を含 むスペーサーを除去するためのレジスト・マスク128 50 によって構成されているが、もちろんPMOSFETや

12

を形成し、これをマスクにして酸化膜に対する選択比が 少なくとも3:1以上あるエッチング条件の酸化膜ドラ イエッチング、あるいはバッファード・フッ酸などを使 ったウェットエッチング法によって該マスク開口部の共 通コンタクトを形成すべき部分129に露出するスペー サーを除去する(図13(c))。

【0055】4)レジスト・マスク128を剥離した 後、ドライエッチングあるいは燐酸などを使ったウェッ トエッチング法によって、露出した窒化膜125を除去 する(図14(a))。

【0056】5) 全面に2×1015程度Asイオンを 40KeV程度のエネルギーで注入し、トランジスタの ソース・ドレインを構成する高濃度不純物拡散層130 を形成する。このイオン注入の前に、基板への結晶欠陥 の発生やチャネリングを防止するために10 nm程度の 酸化膜(不図示)をCVD法などで形成しておくと更に 望ましい。更に、拡散層130とゲート電極124の上 面にチタンやコバルトなどの高融点金属をスパッタ法な どで被着させ、熱処理を施してシリサイド化し、シリサ イド層131を形成する(図14(b))。このとき、 特にスパッタ法を用いるとステップカバレッジに乏しい ためにゲートの側壁にはシリサイドが形成されにくい。 また、側壁に形成されたとしてもゲート酸化膜があるた めにゲートと拡散層は電気的に分離されている。

【0057】6) 実施例3と同様に、上記の工程で形成 されたトランジスタを含む基板表面全面に、ノンドープ SiO2膜をCVDで100nm堆積した後、BPSG 膜132をCVD法により1000nm程度堆積し、全 面をСMP法で平坦化する。更に、レジスト・マスクを 使って、上記通常のコンタクトを開口して、異方性エッ チングによってBPSG膜およびノンドープSiO2膜 をエッチングして、拡散層またはゲート電極に達するコ ンタクト孔を形成する。コンタクト孔内には、全面に3 0 nm程度のチタン膜、続いて100 nm程度の窒化チ タン膜をスパッタ法によって堆積してバリアメタル層を 形成する。続いて、タングステンを全面にCVD法で堆 積した後にエッチバックする事によって、コンタクト孔 の内部にタングステンを埋設する。(図14(c))。

【0058】その後、前記実施例3と同様に、層間絶縁 膜132を積層した後(図15(a))、フォトレジス ト133を用いてコンタクト孔134を層間絶縁膜13 2の所定部位に形成し(図15(b))、レジスト剥離 後、バリア膜135及びコンタクトプラグ136を埋め 込んで図15(c)に示す半導体装置を得る。

【0059】図16に示したように、スペーサーを除去 するためのマスクが素子分離領域に掛かった場合でも窒 化膜125がストッパーとなって、素子分離に埋設され た絶縁膜がエッチングされることはない。

【0060】以上の本発明の実施例は、NMOSFET

両者を組み合わせたCMOSによって構成することもで きる。

#### [0061]

【発明の効果】以上説明したように、本発明の半導体装 置及びその製造方法は、ゲート側壁のスペーサーを部分 的に除去するだけで、サリサイド工程で自動的にゲート 電極と拡散層とを電気的に接続できるので、接続のため の工程増加を最小限に抑えることができる。又、シリサ イド化された拡散層の下全面が高濃度の拡散層で覆われ ているため、コンタクト形成後にイオン注入を行わなく 10 ングを施した場合を示している。 ても電流リークが起こらないという効果も特筆すべき点

【0062】また、製造条件等によってシリサイド層が ゲート電極側壁に形成されないような場合であっても、 その部分に共通コンタクト孔を形成し、埋め込まれたコ ンタクトプラグでゲート電極と高濃度不純物拡散層とを 電気的に接続でき、コンタクト孔底にあたる基板にはシ リサイド層で覆われた高濃度不純物拡散層があるため、 基板への電流リークはない。

【0063】更に、SRAMのような極めて微細な拡散 20 層を実現しなければならない場合であっても、LDD-MOSFETを構成する側壁スペーサーを酸化膜/窒化 膜/酸化膜または酸化膜/窒化膜の積層構造とし、形成 される窒化膜を酸化膜除去の際のエッチングストッパと して機能させることにより、側壁スペーサーを除去する 場合の開口部がたとえ素子分離にかかったとしても、素 子分離に埋設された絶縁膜がエッチングされることはな 11

# 【図面の簡単な説明】

【図1】本発明による半導体装置の一実施形態の構成を 30 示す平面図である。

【図2】本発明による半導体装置の一実施形態の構成を 示すもので、図1のX-X'での模式的断面図である。

【図3】図2の半導体装置の製造方法を示す工程図であ

【図4】図2の半導体装置の製造方法を示す工程図であ

【図5】本発明による半導体装置の別の実施形態の構成 を示すもので、図1のX-X'での模式的断面図であ

【図6】図5の半導体装置の製造方法を示す工程図であ

【図7】図5の半導体装置の製造方法を示す工程図であ

【図8】図5の半導体装置の製造方法を示す工程図であ る。

14

【図9】本発明の第3の実施例を説明する工程断面図で ある。

【図10】本発明の第3の実施例を説明する残りの工程 断面図である。

【図11】スペーサー開口部が素子分離領域にかかって しまった場合の平面図である。

【図12】図11に示す場合に素子分離領域がエッチン グされる状態を示す図11のY-Y'での断面図であ り、(a)は等方性エッチング、(b)は異方性エッチ

【図13】本発明の第4の実施例を説明する工程断面図 である。

【図14】本発明の第4の実施例を説明する残りの工程 断面図である。

【図15】本発明の第4の実施例を説明する残りの工程 断面図である。

【図16】本発明の第4の実施例を実施した場合の図1 1 Y-Y'での断面図である。

【図17】従来のCMOSの模式的断面図である。

【図18】従来の別のCMOSの製造工程を示す模式的 断面図である。

【符号の説明】

1 活性領域

2.3 ゲート電極

4 スペーサー開口部

11,51,101,121 シリコン基板

12, 52, 102, 122 素子分離領域

13, 21, 53, 62, 103, 123 ゲート酸化

14, 22, 54, 63, 104, 124 ゲート電極

15 SiO2スペーサー

16,57,106,126 低濃度不純物拡散層

17,58,107,130 高濃度不純物拡散層

18, 23 チタンシリサイド

19,60 NMOSFET

20,61 ドレイン節点

31,72 フォトレジスト

41,55,71,81 シリコン酸化膜

42 チタン

56 Si3N4スペーサー

59,64 コバルトシリサイド

65 シリコン窒化膜


82 コバルト

111, 131 シリサイド層


125 窒化膜


7 16:低濃度 不純物 拡散層


3:ゲート電極 2:ゲート電極 1:活性領域 4:スペーサー 関口部





[図2]












【図18】



.

-----